-SPARC高级逻辑和DRAM的新沉积技术

芯片无处不在。从手机和汽车到人工智能的云服务器,所有更换都变得更快、更智能、更强大。制造更先进的芯片通常包括减少晶体管和其他组件,并更紧密地封装。但是,随着芯片特性的变小,现有材料可能无法在所需厚度上实现相同的性能,因此可能需要新材料。

范林集团发明了SPARC这一新型沉积技术,用于制造提高电绝缘性能的新型碳化硅薄膜。重要的是,它可以沉积超薄层,在长宽比高的结构中也能保持性能,不受流程集成的影响,还能得到进一步的处理。SPARC将凡林无与伦比的等离子体技术与化学和工艺工程相结合,实现了高级逻辑和DRAM集成设计的进一步发展。

提高逻辑设备性能

SPARC的主要逻辑应用程序之一是FinFET间隔层。如下一个步骤所示,间隔器沉积在前结构的栅格和鳍上。薄膜必须遵循现有结构的精确轮廓,并保持厚度一致(结构均匀)。此外,在没有针孔或其他缺陷的情况下,下面的层必须具有出色的附着力。此外,除了浇口侧壁的所需位置外,还必须能够轻松地从其他地方移除。

spacer.gif010-3500001.png010-350000

薄膜本身有要求。随着晶体管按比例缩小,栅极模块的容量耦合增加,从而降低整个晶体管的性能。SPARC碳化物薄膜是电绝缘性能更好的新材料,即“低K薄膜”的绝佳例子,用于最小化这种耦合。传统的低K膜通常很脆弱,无法承受下一步使用的强大化学物质,因此整个芯片的性能会降低。

凡林的SPARC技术提供了厚度和特征内部成分均匀、坚固的低K膜。SPARC薄膜是通过使用由具有远程等离子体和新型前驱体的独特反应器生成的自由基来实现的,而不会使直接等离子体损坏下面的敏感部件。与直接等离子体增强原子层沉积(ALD)薄膜不同,可以轻松调整薄膜成分,防止损伤,优化干法或湿法刻蚀的选择性。结果薄膜薄,没有针孔,在芯片制造过程的其余部分可以保持正确的硅碳(Si-C)结合结构,从而保持遗传性能和坚固性。

随着完全包围门(GAA)体系结构的出现,泛林SPARC技术的价值更加突出。新的内部间隙层应用程序需要材料来降低设备的寄生容量——。这意味着可以减少设备之间的干扰。该薄膜还应作为硅沟发射过程中外延处理的源极/漏极的保护层。SPARC沉积薄膜为应用提供了关键特性,包括低K值、均匀性、高图形负载、均匀厚度、硅基、氧化物、碳类型材料的良好蚀刻选择性、器件极低泄漏等。

2.png

这也有助于DRAM体系结构

随着零件的缩小,工程师们不断努力减少水印和电容器触点之间的电容器,以保持良好的信号/噪声位检测。水印深度比例的增加也使传统的沉积方法难以成功。水印电容器的重要组成部分是水印与存储节点触点(SNC)之间的结合,随着单位面积封装越来越多的部件,以降低DRAM成本和提高密度而不断增加。为了减少这种耦合,1x nm技术节点后SPARC沉积的低K间距材料至关重要。

3.png

理想的低k胶片

使用SPARC或单个前驱体激活自由基钢技术制成的碳化硅氧化物(SiCO)薄膜具有密度高、坚固~ 3.5-4.9、泄漏率低、厚度和成分通用性好等特点。在250~ 600的大范围温度范围内,碳完全交叉,很少或根本没有末端甲基,与其他薄膜(如SiOC、SiOCN或SiCN)相比具有热稳定性和化学稳定性。

SPARC SiCO系列可通过远程等离子体、独特的灯泡和工艺空间进行广泛的组件调整。另外,这种SPARC SiCO薄膜在稀氢酸和热磷酸等典型湿法化学物质中的湿法刻蚀率(WER)为零,因此提供了几乎无限的湿法刻蚀选择性。这些薄膜也是连续的,没有针孔,厚度低于一般替代的一半。

由于这些特性,SPARC SiCO薄膜是在特定间隔应用中最小化厚度的吸引人的选择。考虑到深度宽比堆叠材料明显的湿法选择性或等离子体损伤预防,这些薄膜可以形成气隙,减少容量耦合,保护在深度宽比堆叠中容易氧化或损坏的工艺组件。SPARC技术已被领先技术节点的所有主要逻辑/代工厂和DRAM制造商采用。随着整合和性能扩展问题的增加和长宽比的提高,预计下一个节点应用程序空间将增加。

4.png

-SPARC高级逻辑和DRAM的新沉积技术

发表回复

您的电子邮箱地址不会被公开。 必填项已用*标注